近日，佳能公司宣布將首次供應(yīng)下一代半導體制造設(shè)備，標志著其在納米壓印技術(shù)商業(yè)化方面取得重大突破。這批設(shè)備將于2024年10月交付給美國的“得克薩斯州電子研究所”，一個由得克薩斯大學奧斯汀分校支持的政企合作組織，包括英特爾等知名半導體企業(yè)。該設(shè)備的引入將用于尖端半導體的研發(fā)和生產(chǎn)，旨在推動美國半導體產(chǎn)業(yè)的發(fā)展。

納米壓印技術(shù)的創(chuàng)新應(yīng)用

佳能的這款設(shè)備采用了自主研發(fā)的“納米壓印”（Nano-imprint）技術(shù)，與傳統(tǒng)使用強光和光刻膠的光刻方法不同，納米壓印通過將刻有電路圖案的模具直接壓印到晶圓上，實現(xiàn)電路的精確復(fù)制。這種方法類似于印章蓋印，能夠在一次壓印中形成復(fù)雜的二維或三維電路圖案。

該技術(shù)的優(yōu)勢在于設(shè)備結(jié)構(gòu)相對簡單，不需要復(fù)雜的光學系統(tǒng)和多組鏡頭，因而大幅降低了耗電量。據(jù)佳能透露，納米壓印設(shè)備的耗電量僅為傳統(tǒng)光刻方法的十分之一。此外，設(shè)備成本也相對較低，可以以更經(jīng)濟的方式實現(xiàn)半導體的微細化生產(chǎn)。

助力先進制程，實現(xiàn)更精細線寬

佳能表示，這款納米壓印設(shè)備兼容制造尖端邏輯半導體所需的精細線寬。通過改進模具，設(shè)備有潛力實現(xiàn)2納米級別的電路線寬。這對于當前追求更小、更高效芯片的半導體行業(yè)而言，具有重要意義。

在接受采訪時，佳能光學設(shè)備事業(yè)本部副事業(yè)本部長巖本和德表示：“我們的目標是在三到五年內(nèi)每年銷售十幾臺?！彼€提到，納米壓印技術(shù)的獨特性在于能夠一次性形成三維電路，這在生產(chǎn)需要微細化到幾十納米的超透鏡（Metalens）等領(lǐng)域有著廣泛的應(yīng)用前景。

與合作伙伴共同推動技術(shù)發(fā)展

佳能自2014年開始正式研發(fā)納米壓印技術(shù)，并于2023年10月開始銷售相關(guān)設(shè)備。此次供貨是佳能在宣布上市后的首次出貨，標志著該技術(shù)進入了實際應(yīng)用階段。

在研發(fā)過程中，佳能與鎧俠株式會社（KIOXIA Corporation，前身為東芝存儲器）和大日本印刷公司密切合作。鎧俠在其四日市工廠等地驗證了該設(shè)備在閃存生產(chǎn)中的應(yīng)用，而大日本印刷則負責生產(chǎn)刻有電路圖案的模具。三家公司共同推進了納米壓印技術(shù)的實用化進程。

巖本和德表示，除了現(xiàn)有的合作伙伴，佳能還計劃與更多從事納米壓印開發(fā)和生產(chǎn)的企業(yè)合作，進一步擴大生態(tài)系統(tǒng)。他強調(diào)，全球范圍內(nèi)，佳能是唯一一家在半導體光刻領(lǐng)域開展納米壓印設(shè)備業(yè)務(wù)的公司，行業(yè)準入門檻較高。

降低成本，提升研發(fā)便利性

納米壓印技術(shù)不僅在性能上具有優(yōu)勢，還能夠顯著降低生產(chǎn)成本。巖本和德指出，根據(jù)不同條件估算，每次光刻工序的成本有時可降低至傳統(tǒng)光刻設(shè)備的一半。此外，由于設(shè)備規(guī)模較小，對于研發(fā)等用途的客戶而言，更容易引進和部署。

這種成本和規(guī)模上的優(yōu)勢，使得納米壓印技術(shù)在半導體制造領(lǐng)域具備了強大的競爭力，特別是在當前全球半導體行業(yè)面臨微細化和成本控制雙重挑戰(zhàn)的背景下。

展望未來，開拓廣闊市場

隨著半導體技術(shù)的不斷發(fā)展，對更精細線寬和更復(fù)雜電路的需求日益增長。納米壓印技術(shù)的成熟和商業(yè)化應(yīng)用，將為半導體制造提供新的解決方案。佳能計劃在未來三到五年內(nèi)，實現(xiàn)每年銷售十幾臺設(shè)備的目標，以滿足市場需求。

同時，佳能也在積極拓展納米壓印技術(shù)的應(yīng)用領(lǐng)域。除了傳統(tǒng)的邏輯芯片制造，該技術(shù)在生產(chǎn)超透鏡、光學器件等需要高度微細化的領(lǐng)域也具有潛力。

巖本和德表示，納米壓印技術(shù)的難點在于實現(xiàn)高精度的圖案重疊，這需要在晶圓上準確定位模具。佳能利用在傳統(tǒng)光刻設(shè)備中積累的測量技術(shù)，成功克服了這一挑戰(zhàn)，確保了設(shè)備的可靠性和精度。